Ingénieur conception de circuits numériques – enjeu : génération automatique d'accélérateurs IA H/F

Informations générales

Entité de rattachement

Le CEA est un acteur majeur de la recherche, au service des citoyens, de l'économie et de l'Etat.

Il apporte des solutions concrètes à leurs besoins dans quatre domaines principaux : transition énergétique, transition numérique, technologies pour la médecine du futur, défense et sécurité sur un socle de recherche fondamentale. Le CEA s'engage depuis plus de 75 ans au service de la souveraineté scientifique, technologique et industrielle de la France et de l'Europe pour un présent et un avenir mieux maîtrisés et plus sûrs.

Implanté au cœur des territoires équipés de très grandes infrastructures de recherche, le CEA dispose d'un large éventail de partenaires académiques et industriels en France, en Europe et à l'international.

Les 20 000 collaboratrices et collaborateurs du CEA partagent trois valeurs fondamentales :

• La conscience des responsabilités
• La coopération
• La curiosité
  

Référence

2025-35371  

Description de la Direction

La direction de la recherche technologique du CEA (DRT), dispose d'un portefeuille de technologies dans les domaines de l'information et de la communication, de l'énergie et de la santé. Interface entre la recherche et l'industrie nous avons pour mission la maturation et le transfert technologique, en allant de la preuve de concept théorique jusqu'au démonstrateur industriel, pour en faire bénéficier l'industrie.
Le CEA List, Laboratoire de recherche spécialisé dans les systèmes numériques intelligents est situé au cœur du pôle scientifique et technologique de Paris-Saclay.

Description de l'unité

Au sein du CEA-List, le Laboratoire Intelligence Artificielle Embarquée (LIAE) a pour mission le développement de solutions innovantes pour l'IA embarquée. Il s'agit d'une équipe pluridisciplinaire spécialisée dans l'adéquation algorithme architecture pour l'IA, dont les compétences transverses s'étendent de la maîtrise des applications et algorithmes à leur implémentation embarquée efficace : adaptation algorithmique, conception d'architectures matérielles optimisées et portage sur composants matériels développés au sein même du laboratoire (accélérateurs spécialisés pour ASIC ou FPGA) ou issus du commerce (GPU, DSP, microcontrôleurs…).

Description du poste

Domaine

Composants et équipements électroniques

Contrat

CDD

Intitulé de l'offre

Ingénieur conception de circuits numériques – enjeu : génération automatique d'accélérateurs IA H/F

Statut du poste

Cadre

Durée du contrat (en mois)

18

Description de l'offre

Rejoignez le CEA pour donner du sens à votre activité, mener ou soutenir des projets de R&D nationaux et internationaux, cultiver et faire vivre votre esprit de curiosité.

EN SYNTHESE, QU’EST-CE QUE NOUS VOUS PROPOSONS ?

Nous cherchons un(e) ingénieur / ingénieure conception de circuits numériques pour la génération automatique d'accélérateurs IA pour le CEA/DRT/List (Direction de la Recherche Technologique).

Ce poste de cadre en CDD de 18 mois est basé sur le site Nano-Innov de Paris-Saclay, Essonne (91). Ce poste est à pourvoir dès que possible.

QU’ATTENDONS-NOUS DE VOUS ?

Pour l'activité de conception de solution matérielle embarquée pour l’inférence de modèles IA, le laboratoire a créé un premier circuit ultra spécialisé pour la vision, le NeuroCorgi (https://list.cea.fr/en/neurocorgi/), généré avec des paramètres figés (sur la base d’un modèle MobileNet). Ce circuit est 1000x plus efficace qu’un GPU Jetson de NVIDIA.

Devant le succès de cette première preuve de concept, nous avons l’objectif d’étendre la méthodologie de génération à d’autres modèles, d’autres types de réseaux et d’automatiser l’outil de génération, en lien avec la plateforme open source Aidge (https://projects.eclipse.org/projects/technology.aidge) également développée au laboratoire. L'objectif est de réduire au maximum le temps de conception d'un nouveau circuit, correspondant à l'implémentation d'une topologie fixe en flot de donnée.

Au sein d’une équipe d’une trentaine de personnes, vos principales missions seront :

• Prendre en main, proposer et implémenter des améliorations de l’environnement de génération d’architecture (via des mécanismes de templating) ;
• Mettre en place un modèle haut niveau établissant le lien avec l’architecture matérielle flot de données (modèle de type TLM). Etudier et mettre en place des mécanismes d’optimisation de l’équilibrage des mouvements de données ;
• Implémenter des mécanismes d’extraction de statistiques, d’optimisation et de rebouclage avec les outils haut-niveau (plateforme Aidge) ;
• Implémenter des opérateurs de calcul et mécanismes identifiés (développement au niveau RTL), évaluer et caractériser ces implémentations (simulation avant et après synthèse logique) ;
• Compléter et enrichir la documentation des différents modules de l’environnement de génération.

Vous pourrez également être amené(e) à interagir avec d’autres équipes du CEA-List en lien avec le contexte applicatif et/ou la caractérisation ASIC des solutions développées.

Vous bénéficierez au CEA-List d’un environnement de premier plan avec notamment l’accès aux outils de simulation de modélisation et d’exploration du laboratoire.

CEA Tech Corporate from CEA Tech on Vimeo.

 

#CEA-List ; #LI-CB1 ; #AI ; #Engineer ; #Researcher ; #Emebedded AI

Profil du candidat

Vous êtes titulaire d’un diplôme d’ingénieur / de master en électronique ou systèmes embarqués avec une expérience en conception numérique, vous appréciez le travail en équipe tout en faisant preuve d’une bonne autonomie.

Intéressé(e) par les problématiques d’inférence de modèles IA (CNN, Transformers, SSM...), vous appréhendez parfaitement les contraintes de l’embarqué et l’adéquation algorithme-architecture.

Vous avez acquis les compétences techniques suivantes :

• La conception d’architecture matérielle (modèle d’exécution, flot de données, parallélisme de calcul, hiérarchie mémoire, granularité d’opérateurs…) ;
• La maîtrise indispensable d’un langage de description matérielle (VHDL, SystemVerilog, Verilog…) ;
• Une bonne maîtrise du flot de conception numérique Front-End (description RTL, simulation, vérification, synthèse) ;
• La maitrise de langages script, de programmation (Python, C/C++) et d’outil de gestion de version (Git) ;
• Une expérience des modèles de description haut niveau de type SystemC/TLM ou équivalent.

Expérience et/ou compétences complémentaires souhaitées :

• Notions sur les réseaux de neurones ;
• Le portage sur cible matérielle (FPGA et/ou circuit ASIC) ;
• La connaissance des logiciels de simulation numérique (ModelSim/QuestaSim) ;
• La connaissance des outils de templating (Jinja2, Jinja3).

 

Conformément aux engagements pris par le CEA en faveur de l'intégration des personnes en situation de handicap, cet emploi est ouvert à toutes et à tous.

Localisation du poste

Site

Saclay

Localisation du poste

France, Ile-de-France, Essonne (91)

Ville

  Palaiseau

Demandeur

Disponibilité du poste

01/03/2025