Stage R&D : Systemes Embarques / Traitement Du Signal / Fpga H/F

Reims, France

Segula Technologies

Welcome to the corporate website of the SEGULA Technologies Group, a world leader in engineering services for major industrial players in the automotive, health and aeronautics sectors.

View all jobs at Segula Technologies

Apply now Apply later

Description de l'entreprise

Explorez de nouveaux horizons au sein d’un groupe d'ingénierie mondiale à forte croissance. Chez SEGULA Technologies, vous aurez l’opportunité de travailler sur des projets passionnants et de façonner l’avenir au sein d’une entreprise pour qui l’innovation est indissociable de l’ingénierie. Nouvelles mobilités, véhicules autonomes, usine du futur, réalité augmentée... sont les préoccupations quotidiennes de nos 15 000 ingénieux talents répartis dans plus de 30 pays.

Que vous soyez étudiant, jeune diplômé ou expérimenté, ingénieur ou chef de projet, vous trouverez chez SEGULA l’opportunité qui donnera un sens nouveau à votre carrière. À vous de jouer, rejoignez-nous !

 

Description du poste

Le département Recherche de SEGULA en collaboration avec le laboratoire CRESTIC de l’université de Reims, ont déterminé des méthodes de détection vidéo par IA, de corps étranger. Ces protocoles associent différentes méthodes de traitement du signal, optimisées pour la détection de ces défauts.

Des travaux ont été engagés pour porter ces méthodes sur un système embarqué. L'objectif du stage est de poursuivre le développement de ce protocole en intégrant tout ou partie de l’algorithme de détection sur une cible FPGA afin de répondre aux contraintes industrielles, notamment en termes de cadence, sans en dégrader les performances. Ce stage poursuivra les travaux menés sur la partie FPGA en 2024.

La démarche envisagée est la suivante :

  • Etude des travaux antérieurs
  • SoC Zynq et Toolchain Vitis Unified/Vivado
  • Configuration des environnements FPGA et Linux embarqué
  • Acquisition vidéo
  • Implémentation des protocoles de détection sur cible(VHDL/C++)
  • Intégration de la solution complète sur prototype existant pour tests et validation

Ce stage se déroule en agence SEGULA a Reims et au laboratoire CRESTIC à Reims. à distance avec le reste de l’équipe recherche de SEGULA (site de Brognard).

Poste à pourvoir entre Janvier et Mars 2025
PFE - Stage de fin d'études obligatoirement

Qualifications

  • De formation Bac+5, avec une spécialisation en système embarqué / traitement du signal
  • Vous connaissez la programmation en VHDL, C++ et Python. Vous êtes familier avec l’environnement Linux
  • Vous utilisez les FPGA
  • Vous disposez d’une culture large relative aux systèmes embarqués et au traitement du signal
  • Des notions en computer vision et en Intelligence Artificielle seraient un plus

Informations supplémentaires

Chez SEGULA Technologies, diversité, équité et inclusion sont au cœur de notre politique RH. Nos métiers sont ouverts à tous et toutes, sans considération de genre, d‘origine sociale et culturelle, d’orientation sexuelle, de convictions religieuses ou de handicap et ce, quelle que soit la nature de celui-ci.

Apply now Apply later

* Salary range is an estimate based on our AI, ML, Data Science Salary Index 💰

Job stats:  1  1  0
Category: Deep Learning Jobs

Tags: Computer Vision FPGA Linux Python R R&D

Region: Europe
Country: France

More jobs like this